Merhaba TurkHackTeam üyeleri bugün Makine Öğrenimi İşlemcisini inceleyeceğiz.
Makine Öğrenimi İşlemcisi (MLP), Arm tarafından Project Trillium'un bir parçası olarak gömülü ve mobil SoC'ler için tasarlanan birinci nesil bir sinir işlemcisi mikro mimarisidir. Bu mikromimari sentezlenebilir bir NPU IP olarak tasarlanmış ve kendi çiplerinde uygulanmak üzere diğer yarı iletken firmalara satılmaktadır.
MLP sentezlenebilir bir IP olarak tasarlanmış olsa da, özellikle 16 nanometre ve 7 nanometre düğümleri için ayarlanmıştır.
Arm, 2019'un sonlarında Ethos ailesi altında MLP'yi resmi olarak piyasaya sürdü.
Makine Öğrenimi İşlemcisi (MLP), Arm'ın Project Trillium'un bir parçası olarak ilk ticari nöral işlemci mikro mimarisidir. Mimarinin kendisi, CNN'ler ve RNN'ler için vurgu ve optimizasyonlarla sinir ağı iş yükleri için şirketin mevcut CPU'ları (Cortex) ve GPU'ları (Mali) üzerinde önemli bir performans verimliliği sağlamayı amaçlayan temel bir tasarımdı. Güç açısından, MLP, çok düşük güçlü yerleşik IoT uygulamalarından karmaşık mobil ve ağ SoC'lerine kadar ölçeklendirilecek şekilde tasarlanmıştır. Benzer şekilde, performansla birlikte mimari, tam konfigürasyona bağlı olarak 1 TOPS ile 10 TOPS arasında değişebilen yapılandırılabilir, ölçeklenebilir bir tasarım kullanır.
MLP mikromimarisi sentezlenebilir RTL IP olarak satılır. Ethos ailesi altında çeşitli SKU'lar.
MLP, belirli bir sinir ağını alan ve onu bir komut akışına eşleyen derleyici tarafından tamamen statik olarak programlanır. Araç zinciri ayrıca sıkıştırma (ağırlıklar ve özellik haritaları belleğe ve zaten sıkıştırılmış MLP SRAM bankalarına yüklenir) ve döşeme dahil olmak üzere önceden bir dizi ek optimizasyon gerçekleştirir. Komut akışı, eşlik eden hesaplama işlemleriyle birlikte blok getirme işlemleri gibi gerekli DMA işlemlerini içerir. Çok yüksek düzeyde, MLP'nin kendisi bir DMA motoru, ağ kontrol ünitesi (NCU) ve yapılandırılabilir sayıda hesaplama motoru (CE) içerir. Çalışma zamanı sırasında, ana bilgisayar işlemcisi, akışı ayrıştıran ve çeşitli fonksiyonel blokları kontrol ederek işlemleri yürüten kontrol ünitesine komut akışını yükler. DMA motoru, desteklenen çeşitli sinir ağı düzenlerinin farkındayken harici bellekle konuşma yeteneğine sahiptir - adımları ve diğer öngörülebilir NN bellek işlemlerini gerçekleştirmesine izin vererek, verileri önceden hesaplamak için getirir. Hesaplama motorları, sistemin beygir bileşenidir. Her CE, MAC Hesaplama Motoru (MCE) ve Programlanabilir Katman Motoru (PLE) olmak üzere iki işlevsel bloktan oluşur. MCE, 8 bit tamsayılar üzerinde sabit işlevli çarpma-birikim işlemlerini verimli bir şekilde gerçekleştirirken, PLE, vektör işlemlerini destekleyen ve daha karmaşık veya daha az yaygın işlemleri uygulayabilen daha esnek bir programlanabilir işlemci sunar. Mimari tasarım, derleyici ile dikkatli bir ortak tasarıma dayanır, ancak daha belirleyici performans özellikleri sağlarken daha basitleştirilmiş donanım sağlar.
MLP, Dörtlü olarak gruplandırılmış değişen sayılarda bilgi işlem motorları (CE'ler) kullanan ölçeklenebilir bir tasarım kullanır. Tek bir MLP, tek bir dörtlü ve tek bir hesaplama motoruyla ve toplamda dört adede kadar dörtlü ve on altı adede kadar hesaplama motoruyla gelebilir. Hesaplama motoru, MLP'nin ana çalışma gücüdür. Hesaplama motorundaki üç ana bileşen, SRAM dilimi, MAC Hesaplama Motoru (MCE) ve Programlanabilir Katman Motoru'dur (PLE). Fark MCE, yüksek verimli matris çarpma işlemleri için tasarlanırken, PLE, çeşitli çeşitli işlemleri gerçekleştirerek esneklik için ve ayrıca yeni ve özgün AI işlevlerini uygulamak için ek işlevsellik sağlamak üzere tasarlanmıştır.
Makine Öğrenimi İşlemcisi (MLP), Arm tarafından Project Trillium'un bir parçası olarak gömülü ve mobil SoC'ler için tasarlanan birinci nesil bir sinir işlemcisi mikro mimarisidir. Bu mikromimari sentezlenebilir bir NPU IP olarak tasarlanmış ve kendi çiplerinde uygulanmak üzere diğer yarı iletken firmalara satılmaktadır.
MLP sentezlenebilir bir IP olarak tasarlanmış olsa da, özellikle 16 nanometre ve 7 nanometre düğümleri için ayarlanmıştır.
Arm, 2019'un sonlarında Ethos ailesi altında MLP'yi resmi olarak piyasaya sürdü.
Makine Öğrenimi İşlemcisi (MLP), Arm'ın Project Trillium'un bir parçası olarak ilk ticari nöral işlemci mikro mimarisidir. Mimarinin kendisi, CNN'ler ve RNN'ler için vurgu ve optimizasyonlarla sinir ağı iş yükleri için şirketin mevcut CPU'ları (Cortex) ve GPU'ları (Mali) üzerinde önemli bir performans verimliliği sağlamayı amaçlayan temel bir tasarımdı. Güç açısından, MLP, çok düşük güçlü yerleşik IoT uygulamalarından karmaşık mobil ve ağ SoC'lerine kadar ölçeklendirilecek şekilde tasarlanmıştır. Benzer şekilde, performansla birlikte mimari, tam konfigürasyona bağlı olarak 1 TOPS ile 10 TOPS arasında değişebilen yapılandırılabilir, ölçeklenebilir bir tasarım kullanır.
MLP mikromimarisi sentezlenebilir RTL IP olarak satılır. Ethos ailesi altında çeşitli SKU'lar.
MLP, belirli bir sinir ağını alan ve onu bir komut akışına eşleyen derleyici tarafından tamamen statik olarak programlanır. Araç zinciri ayrıca sıkıştırma (ağırlıklar ve özellik haritaları belleğe ve zaten sıkıştırılmış MLP SRAM bankalarına yüklenir) ve döşeme dahil olmak üzere önceden bir dizi ek optimizasyon gerçekleştirir. Komut akışı, eşlik eden hesaplama işlemleriyle birlikte blok getirme işlemleri gibi gerekli DMA işlemlerini içerir. Çok yüksek düzeyde, MLP'nin kendisi bir DMA motoru, ağ kontrol ünitesi (NCU) ve yapılandırılabilir sayıda hesaplama motoru (CE) içerir. Çalışma zamanı sırasında, ana bilgisayar işlemcisi, akışı ayrıştıran ve çeşitli fonksiyonel blokları kontrol ederek işlemleri yürüten kontrol ünitesine komut akışını yükler. DMA motoru, desteklenen çeşitli sinir ağı düzenlerinin farkındayken harici bellekle konuşma yeteneğine sahiptir - adımları ve diğer öngörülebilir NN bellek işlemlerini gerçekleştirmesine izin vererek, verileri önceden hesaplamak için getirir. Hesaplama motorları, sistemin beygir bileşenidir. Her CE, MAC Hesaplama Motoru (MCE) ve Programlanabilir Katman Motoru (PLE) olmak üzere iki işlevsel bloktan oluşur. MCE, 8 bit tamsayılar üzerinde sabit işlevli çarpma-birikim işlemlerini verimli bir şekilde gerçekleştirirken, PLE, vektör işlemlerini destekleyen ve daha karmaşık veya daha az yaygın işlemleri uygulayabilen daha esnek bir programlanabilir işlemci sunar. Mimari tasarım, derleyici ile dikkatli bir ortak tasarıma dayanır, ancak daha belirleyici performans özellikleri sağlarken daha basitleştirilmiş donanım sağlar.
MLP, Dörtlü olarak gruplandırılmış değişen sayılarda bilgi işlem motorları (CE'ler) kullanan ölçeklenebilir bir tasarım kullanır. Tek bir MLP, tek bir dörtlü ve tek bir hesaplama motoruyla ve toplamda dört adede kadar dörtlü ve on altı adede kadar hesaplama motoruyla gelebilir. Hesaplama motoru, MLP'nin ana çalışma gücüdür. Hesaplama motorundaki üç ana bileşen, SRAM dilimi, MAC Hesaplama Motoru (MCE) ve Programlanabilir Katman Motoru'dur (PLE). Fark MCE, yüksek verimli matris çarpma işlemleri için tasarlanırken, PLE, çeşitli çeşitli işlemleri gerçekleştirerek esneklik için ve ayrıca yeni ve özgün AI işlevlerini uygulamak için ek işlevsellik sağlamak üzere tasarlanmıştır.
